新闻动态
联系我们
-
[2022-12-27] Vivado中xilinx...
本人需要利用Vivado软件中的DDS核生成一个正弦信号。由于后期还要生成线性调频信号，如果直接编写代码生成比特流文件下载到板子上进行验证会使工作的效率大大下降，所有想利用... [阅读全文] -
[2022-12-26] Vitis初探—1.将设计从SDSoC/Vivado H...
s2020.2版本。正好之前报名里Xilinx的自适应计算挑战赛，比赛要求使用Vitis平台进行开发，所以今天趁着新版本发布把我之前参加-SDC的项目Skkr迁移到Viti... [阅读全文] -
[2022-12-26] Vivado下怎么查看各子模块的资源占用？...
在开始设计前，根据设计划分好各功能模块（为了叙述方便，这里以对“FPGA数字信号处理（十三）锁相环位同步技术的实现”中设计的系统仿真为例）。编写好第一个子模块（本例中为双相... [阅读全文] -
[2022-12-25] URAM和BRAM有哪些区别...
、UltraScale还是UltraScale Plus系列FPGA，都包含Block （BRAM），但只有UltraScale Plus有UltraRAM也就是我们所说的... [阅读全文] -
