欧普

  数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展，这一发展趋势对印刷电路板的设计提出了很多新要求。作者根据多年在

  （1）高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。

  （2）高速电路器件管脚间的引线弯折越少越好。高频电路布线的引线采用全直线°折线或圆弧转折，满足这一要求可以减少高频信号对外的发射和相互间的耦合。

  （3）高频电路器件管脚间的引线）高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔（Via）越少越好，据测，一个过孔可带来约0.5 pF的分布

  ，减少过孔数能显著提高速度。（5）高频电路布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。同一层内的平行走线几乎无法避免，但是在相邻的两个层，走线的方向务必取为相互垂直。

  （6）对特别重要的信号线或局部单元实施地线包围的措施，即绘制所选对象的外轮廓线。利用此功能，可以自动地对所选定的重要信号线进行所谓的“包地”处理，当然，把此功能用于

  等单元局部进行包地处理对高速系统也将非常有益。（7）各类信号走线不能形成环路，地线也不能形成

  地线、数字地线等接往公共地线时要用高频扼流环节。在实际装配高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠，在电路原理图上对它一般不予表达，由此形成的网络表（netlist）就不包含这类元件，布线时就会因此而忽略它的存在。针对此现实，可在原理图中把它当做电感，在元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合点的合适位置上。（10）模拟电路与

  、片外程序存储器和数据存储器接入电源前， 应加滤波电容并使其尽量靠近芯片电源引脚，以滤除电源噪声。另外，在DSP与片外程序存储器和数据存储器等关键部分周围建议屏蔽，可减少外界干扰。（12）片外程序存储器和数据存储器应尽量靠近DSP芯片放置， 同时要合理布局， 使数据线和地址线长短基本保持一致，尤其当系统中有多片存储器时要考虑时钟线到各存储器的时钟输入距离相等或可以加单独的可

  时钟驱动芯片。对于DSP系统而言，应选择存取速度与DSP相仿的外部存储器，不然DSP的高速处理能力将不能充分发挥。DSP指令周期为纳秒级，因而DSP硬件系统中易出现的问题是高频干扰，因此在制作DSP硬件系统的印制电路板（）时，应特别注意对地址线和数据线等重要信号线的布线要做到正确合理。布线时尽量使高频线短而粗，且远离易受干扰的信号线，如模拟信号线等。当DSP周围电路较复杂时，建议将DSP及其时钟电路、复位电路、片外程序存储器、数据存储器制作成系统，以减少干扰。（13）当本着以上原则，熟练设计工具的使用技巧以后，经过手工布线完成后，高频电路为了提高系统的靠性和可生产性，一般都需要利用的

  软件进行仿真。限于篇幅本文不对具体的仿真做详细介绍，但给大家的建议是如果有条件一定要对系统做仿真，这里给对几个基本的概念。

  c InteRFerence）有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合（干扰）到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合（干扰）到另一个电网络。在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。什么是信号完整性（signal integrity）？

  信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。

  反射就是在传输线上的回波。信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负，反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过

  stalk）？串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的

  、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。什么是过冲（ove

  hoot）和下冲（undershoot）？过冲就是个峰值或谷值超过设定电压——对于上升沿是指电压而对于下降沿是指电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护

  工作，导致过早地失效。过分的下冲能够引起假的时钟或数据错误（误操作）。什么是振荡（ringing）和 环绕振荡（rounding）？

  振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。

  在电路中有大的电流涌动时会引起地平面反弹噪声（简称为地弹），如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，

  与电源平面的电感和电阻会引发电源噪声，这样会在线V）上产生电压的波动和变化，这个噪声会影响其他元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。由于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等，当

  走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压PCB设计中，地电平面的反弹噪声和回流噪声需要特别关心。在时域（time domain）和频域（frequency domain）之间有什么不同？

  时域（time domain）是以时间为基准的电压或电流的变化的过程，可以用

  观察到。它通常用于找出管脚到管脚的延时（delays）、偏移（skew）、过冲（overshoot）、下冲（undershoot）以及建立时间（settling times）。频域（frequency domain）是以频率为基准的电压或电流的变化的过程，可以用频谱分析仪观察到。它通常用于波形与FCC和其他EMI控制限制之间的比较。

  nce）？阻抗是传输线上输入电压对输入电流的比值（Z0=V/I）。当一个源送出一个信号到线上，它将阻碍它驱动，直到2*TD时，源并没有看到它的改变，在这里TD是线的延时（delay）。

  端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%，延时发生在当输出个越过给定的阈值（threshold），延时发生在当输出一个越过电压阈值（threshold），测量所有这些情况。什么是偏移（skew）？

  信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。

  ）？Slew rate就是边沿斜率（一个信号的电压有关的时间改变的比率）。I/O 的技术规范 （如PCI）状态在两个电压之间，这就是斜率（slew rate），它是可以测量的。

  在当前的时钟周期内它不出现切换。另外也被称为 “stuck-at” 线或stat

  线。串扰（Crosstalk）能够引起一个静态线在时钟周期内出现切换。什么是假时钟（false clocking）？

  假时钟是指时钟越过阈值（threshold）无意识地改变了状态（有时在VIL 或VIH之间）。通常由于过分的下冲（undershoot）或串扰（crosstalk）引起。

  mation Specification）模型是一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。IBIS本身只是一种文件格式，它说明在一标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用IBIS模型的仿真工具来读取。欲使用IBIS进行实际的仿真，需要先完成以下四件工作。

  （3）提供用于仿真的可被计算机识别的布局布线）提供一种能够读取IBIS和布局布线格式并能够进 行分析计算的软件工具。

  IBIS是一种简单直观的文件格式，很适合用于类似于Spice（但不是Spice，因为IBIS文件格式不能直接被Spice工具读取）的

  工具。它提供驱动器和接收器的行为描述，但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用IBIS模型来说明它们的门级设计工作，而不会给其竞争对手透露过多的

  信息。并且，因为IBIS是一个简单的模型，当做简单的带负载仿真时，比相应的全Spice三极管级模型仿线倍的计算量。IBIS提供两条完整的V-I曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。V-I曲线的作用在于为IBIS提供保护二极管、TTL图腾柱驱动源和射极跟随输出等非线性效应的建模能力。什么是SPICE模型？

  with Integrated Circuit Emphasis的缩写。硬件调试技巧硬件调试时应该注意的一些问题。如在硬件调试前，应先对电路板进行细致的检查，观察有无短路或断路情况（由于DSP的PCB板布线一般较密、较细，这种情况发生的概率还是比较高的）。加电后，应用手感觉是否有些芯片特别热。如果发现有些芯片烫得厉害，需立即掉电重新检查电路。排除故障后，接着就应检查晶体是否振荡，复位是否正确可靠。然后用示波器检查DSP的CLK-OUT1和CLK-OUT2引脚的信号是否正常，若正常则表明DSP本身工作基本正常。

  的电源有良好的恒压恒流特性。尤其要注意的是，DSP的入口电压应保持在5.0V±0.05V。 电压过低，则通过JTAG

  向Flash写入程序时，会出现错误提示;电压过高，则会损坏DSP芯片。（2）利用仿真软件排除硬件故障在完成对电路板的检查后，就可通过仿真软件来调试程序。由于仿真时，

  到目标系统中的片外程序存储器，因而通过仿真软件可以比较容易地检查出一些硬件故障。在上电后，若仿真软件调试窗口始终无法调入程序，则有两种可能：① DSP芯片引脚存在断路或短路现象;②DSP 芯片损坏。倘若是次利用仿真软件调试程序，此时应对实验板断电，仔细检查DSP芯片各引脚的焊接情况。如果软件调试窗口曾正确调入程序，则可能是DSP芯片损坏。此时，可通过

  实验板的整板阻抗进一步判断DSP芯片是否受损。若整板阻抗急剧下降，可将给DSP芯片供电的电源线割断，检测DSP芯片的电阻。如果软件调试窗口可调入程序，但调入的程序局部出错，如对片外程序存储器或数据存储器操作的代码变成.word xxxx，此时可能是片外程序存储器或数据存储器出现故障。应仔细检查存储器是否存在短路或虚焊，若不存在则应进一步判断存储器是否受损。

  电路的工作需要，往往要凭借设计者的经验，根据具体情况，先采用手工布局的方法优化调整部分元器件的位置，再结合自动布局完成

  板上出现的电源噪声特性和产生原因进行系统分析，并结合工程应用，提出了一些非常有效而又简便的解决办法。

  布局设计的注意事项。科学技术的高速发展就决定了所有企业都要有提升，其中

  越来越多的由单、双面板向多层板结构转移，复杂的金属化过孔结构（任意层间互联）正在取代简单的金属化过孔或者非金属化过孔结构。

  通常，在普通设计高多层板的时候，工程师都是想着把高速信号线或者射频线设计在内层（带状线）或者外层（微带线）好就行，而不考虑到底是布线在内层的第几层，认为带状线性能都是一样的。

  不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线

  封装，一定要按照厂家规格书Datasheet要求制作，才能达到预期的性能。平时比较常见的是很多小伙伴为了简便起见，不严格按指导手册要求制作，将QFN底层9个GND 过孔，改为4个，导致接地不良，在实际中很有可能影响电路的性能。

  板的小型化和成本降低变得更加明显。 这些干扰变得越来越复杂。当前的研究

  电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。在

  Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有

  的目标是更小、更快和成本更低。而由于互连点是电路链上最为薄弱的环节，在RF设计中，互连点处的电磁性质是工程设计面临的主要问题，要考察每个互连点并解决存在的问题。

  射频电路设计工程师搬出了十八般武艺，一顿猛如虎的操作之后，设计出了下边的射频电路版图，并导出DXF格式给

  信号将作为电磁场能量辐射到空间中。结果，经“拐角”之后的信号电平值可能下降。

  中，如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3)，通常就称为

  中，电源设计为一层，在大多数情况下，它比总线设计好得多，因此电路始终可以跟随路径阻抗最小。此外，电源板必须为

  上产生和接收的所有信号提供信号回路，这可以最大限度地减少信号环路，从而降低噪声，低频电路设计人员经常忽略这些噪声。

  如果数字逻辑电路的频率达到或超过45 MHz至50 MHz，并且在此频率以上工作的电路已经占整个电子系统的一定量（例如，1/3），它通常被称为

  中，工程师需要考虑电源噪声、传输线干扰、耦合、电磁干扰（EMI）四个方面的干扰问题。接下来，我们结合工作中的实践，给出有效的解决方案。

  电路的工作需要，往往要凭借设计者的经验，根据具体情况，先采用手工布局的方法优化调整部分元器件的位置，再结合自动布局完成

  板设计所不同的诸多干扰，主要有四方面的干扰存在，主要有电源噪声、传输线干扰、耦合、电磁干扰（EMI）四个方面。

  的目标是更小、更快和成本更低。而由于互连点是电路链上最为薄弱的环节，在RF设计中，互连点处的电磁性质是工程设计面临的主要问题，要考察每个互连点并解决存在的问题。电路板系统的互连包括芯片到电路板、

  要采用绝缘常数值按层次严格受控的高性能绝缘电路板。这种方法有利于对绝缘材料与邻近布线之间的电磁场进行有效管理。

  板的小型化和低成本化之间的矛盾日益突出 ,这些干扰越来越多也越来越复杂。

  的目标是更小、更快和成本更低。而由于互连点是电路链上最为薄弱的环节，在RF设计中，互连点处的电磁性质是工程设计面临的主要问题，要考察每个互连点并解决存在的问题。

  数字器件正朝着高速、低耗、小体积、高抗干扰性的方向发展，这一发展趋势对印刷电路板的设计提出了很多新要求。作者根据多年在硬件设计工作中的经验，总结一些

  仿真技术提供了一个全功能的模拟仿真器，并支持数字元件帮助解决几乎所有的设计挑战，从

  所不同的诸多干扰，归纳起来，主要有电源噪声，传输线干扰，耦合，电磁干扰（EMC）四个方面。通过分析